SOI全稱為Silicon-On-Insulator，即絕緣襯底上的硅，該技術(shù)是在頂層硅和背襯底之間引入了一層埋氧化層。

中文名

硅技術(shù)

外文名

Silicon-On-Insulator

別名

SOI

運(yùn)用領(lǐng)域

Macintosh電腦（MAC）的PowerPC G4處理器

研究組織

美商IBM公司的芯片部門

方法

在絕緣體上形成半導(dǎo)體薄膜

目的

實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離

優(yōu)勢(shì)

減小了寄生電容，提高了運(yùn)行速度

應(yīng)用范圍

集成電路

簡(jiǎn)介

材料通過(guò)在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無(wú)法比擬的優(yōu)點(diǎn)：可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢(shì)，因此可以說(shuō)SOI將有可能成為深亞微米的低壓、低功耗集成電路的主流技術(shù)。此外，SOI材料還被用來(lái)制造MEMS光開(kāi)關(guān)，如利用體微機(jī)械加工技術(shù)。

原本應(yīng)通過(guò)交換器的電子，有些會(huì)鉆入硅中造成浪費(fèi)。SOI可防止電子流失。

發(fā)展歷史

SOI

全名為

Silicon On Insulator

，是指硅晶體管結(jié)構(gòu)在絕緣體之上的意思，原理就是在硅晶體管之間，加入絕緣體物質(zhì)，可使兩者之間的寄生電容比原來(lái)的少上一倍。優(yōu)點(diǎn)是可以較易提升時(shí)脈，并減少電流漏電成為省電的IC，在工藝上還可以省略部分光掩模以節(jié)省成本，因此不論在工藝上或是電路上都有其優(yōu)勢(shì)。此外，在SOI晶圓（SOI wafer）本身襯底的阻抗值的部分也會(huì)影響到元件的表現(xiàn)，因此后來(lái)也有公司在襯底上進(jìn)行阻抗值的調(diào)整，達(dá)到射頻元件（Radio frequency component、RF component）特性的提升。原本應(yīng)通過(guò)交換器的電子，有些會(huì)鉆入硅中造成浪費(fèi)；SOI可防止電子流失，與補(bǔ)強(qiáng)一些原本Bulk wafer中CMOS元件的缺點(diǎn)。摩托羅拉宣稱中央處理器可因此提升時(shí)脈20%，并減低耗電30%。除此之外，還可以減少一些有害的電氣效應(yīng)。還有一點(diǎn)，可以說(shuō)是很多超頻玩家所感興趣的，那就是它的工作溫度可高達(dá)300°C，減少過(guò)熱的問(wèn)題。

SOI一開(kāi)始是由美商IBM公司的芯片部門投入開(kāi)發(fā)，最早用于Macintosh電腦（MAC）的PowerPC G4處理器，除了IBM外，還有Motorola、德州儀器（TI）、NEC等公司投入SOI技術(shù)的開(kāi)發(fā)工作，但是Intel公司拒絕在其處理器產(chǎn)品中使用SOI技術(shù)，因?yàn)槠湔J(rèn)為SOI技術(shù)容易影響晶圓品質(zhì)與減低晶體管交換速度，并且SOI上接合點(diǎn)也會(huì)減少，也就是一般工藝中“漏電”的缺點(diǎn)所煩惱。

SOI行業(yè)聯(lián)盟是負(fù)責(zé)推廣SOI技術(shù)，成員包括SOI技術(shù)的發(fā)明者IBM及一些半導(dǎo)體公司，例如AMD和NVIDIA，而Intel并未加入該組織。

結(jié)構(gòu)功能

通常根據(jù)在絕緣體上的硅膜厚度將SOI分成薄膜全耗盡FD（Fully Depleted）結(jié)構(gòu)和厚膜部分耗盡PD（Partially Depleted）結(jié)構(gòu)。由于SOI的介質(zhì)隔離，制作在厚膜SOI結(jié)構(gòu)上的器件正、背界面的耗盡層之間不互相影響，在它們中間存在一中性體區(qū)，這一中性體區(qū)的存在使得硅體處于電學(xué)浮空狀態(tài)，產(chǎn)生了兩個(gè)明顯的寄生效應(yīng)，一個(gè)是"翹曲效應(yīng)"即Kink 效應(yīng)，另一個(gè)是器件源漏之間形成的基極開(kāi)路NPN寄生晶體管效應(yīng)。如果將這一中性區(qū)經(jīng)過(guò)一體接觸接地，則厚膜器件工作特性便和體硅器件特性幾乎完全相同。而基于薄膜SOI結(jié)構(gòu)的器件由于硅膜的全部耗盡完全消除"翹曲效應(yīng)"，且這類器件具有低電場(chǎng)、高跨導(dǎo)、良好的短溝道特性和接近理想的亞閾值斜率等優(yōu)點(diǎn)。因此薄膜全耗盡FDSOI應(yīng)該是非常有前景的SOI結(jié)構(gòu)。

材料種類

Smart Cut process

目前比較廣泛使用且比較有發(fā)展前途的SOI的材料主要有注氧隔離的SIMOX(Separation by Implanted Oxygen)材料、硅片鍵合和反面腐蝕的BESOI(Bonding-Etchback SOI)材料和將鍵合與注入相結(jié)合的Smart Cut SOI材料。在這三種材料中，SIMOX適合于制作薄膜全耗盡超大規(guī)模集成電路，BESOI材料適合于制作部分耗盡集成電路，而Smart Cut材料則是非常有發(fā)展前景的SOI材料，它很有可能成為今后SOI材料的主流。

應(yīng)用范圍

除了特異的優(yōu)點(diǎn)，在集成電路中使用外，還被用于微光機(jī)電MEMS系統(tǒng)的制造，如3D反射鏡陣列開(kāi)關(guān)。該反射鏡是在SOI襯底的活性層中形成可動(dòng)反射鏡，與另一臺(tái)階狀電極的襯底連接而成。由于使用單晶硅襯底，且在可動(dòng)反射鏡，直徑500微米，的上下面上對(duì)稱的以同一條件而形成反射膜等，因此，具有10納米級(jí)的翹曲與數(shù)十納米的表面粗糙度。

優(yōu)勢(shì)

SOI 在器件性能上具有以下優(yōu)點(diǎn)：

1) 減小了寄生電容，提高了運(yùn)行速度。與體硅材料相比，SOI 器件的運(yùn)行速度提高了20-35%；

2) 具有更低的功耗。由于減少了寄生電容，降低了漏電，SOI 器件功耗可減小35-70%；

3) 消除了閂鎖效應(yīng)；

4) 抑制了襯底的脈沖電流干擾，減少了軟錯(cuò)誤的發(fā)生；

5) 與現(xiàn)有硅工藝兼容，可減少 13-20%的工序。